PATENT ABSTRACTS OF JAPAN

(11)Publication number:

2000-090691

(43) Date of publication of application 31.03.2000

(51)Int.Cl.

G11C 29/00 G06F 11/10

G06F 12/16 G11C 16/04

(21)Application number : 11-224644

(71)Applicant: SAMSUNG ELECTRONICS CO

LTD

(22)Date of filing :

06.08.1999

(72)Inventor: LEE JIN-YUB

(30)Priority

Priority number : 98 9832236

Priority date : 07.08.1998


Priority country : KR

(54) SEMICONDUCTOR MEMORY DEVICE WITH ON-CHIP ERROR CORRECTING CIRCUIT AND ERROR CORRECTING METHOD

(57) Abstract:

PROBLEM TO BE SOLVED: To improve an access time by simultaneously receiving data and check bits in two groups, generating syndrome bits in corresponding two rows in the data and the check bits in the two groups respectively and correcting errors in data bits in the two groups respectively in response to the syndrome bits in the two rows.

SOLUTION: An error detector 202 for the error correcting circuit 200-bottom receives nine syndrome bits from a syndrome generator 201 and outputs a signal displaying the presence of an error, and an error corrector 203 successively receives 256 data bits from a first sense amplifier 140-bottom through a switch circuit 161-2 during a second cycle, and corrects one error bit



in the 256 data bits in response to a signal from the error detector 202. An error correcting circuit 200-top executes the same functions as the components of the error correcting circuit 200-bottom.

(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号 特開2000-90691 (P2000-90691A)

(43)公開日 平成12年3月31日(2000.3.31)

(51) Int.Cl. ⁷		識別記号	FΙ		デーマコート*(参	考)
G11C	29/00	6 3 1	G11C	29/00	6 3 1 Z	
G06F	11/10	3 3 0	G06F	11/10	3 3 0 K	
	12/16	3 2 0		12/16	320F	
G11C	16/04		G11C	17/00	6 2 5	

審査請求 未請求 請求項の数16 OL (全 23 頁)

(21)	出願番号
------	------

特顯平11-224644

(22)出願日

平成11年8月6日(1999.8.6)

(31)優先権主張番号 1998P-32236

(32)優先日

平成10年8月7日(1998.8.7)

(33)優先権主張国

韓国 (KR)

(71) 出願人 390019839

三星電子株式会社

大韓民国京畿道水原市八達区梅攤洞416

(72)発明者 李 眞 ▲ユブ▼

大韓民国ソウル市西草区電元洞 新半浦4

次アパート207-904

(74)代理人 100086368


弁理士 萩原 誠

(54) 【発明の名称】 オンチップエラー訂正回路を備えた半導体メモリ装置及びエラー訂正方法

(57)【要約】

【課題】 オンチップエラー訂正回路を備えた半導体メ モリ装置及びエラー訂正方法を提供する。

【解決手段】 本発明の半導体メモリ装置には、複数の データビット及びチェックビットが蓄積されたメモリセ ルアレイが提供される。オンチップエラー訂正回路はデ ータビット中の奇数番データビット内の第1エラーと偶 数番データビット内の第2エラーとを訂正する。オンチ ップエラー訂正回路は読出し動作モードの第1サイクル 中、メモリセルアレイから読出されたデータ及びチェッ クビット中の奇数番及び偶数番データ及びチェックビッ トを並列に受け入れて第1シンドロームビットと第2シ ンドロームビットとを発生する。その後、読出し動作モ ードの第2サイクル中、エラー訂正回路は第1及び第2 シンドロームビットに各々応答して奇数番データビット 内のエラーと偶数番データビット内のエラーとを訂正す る。従って、各入/出力メモリブロックから読出された データビット中の少なくとも2個のエラーデータビット が訂正されるので、エラー訂正効率が向上する。



【特許請求の範囲】

【請求項1】 複数のデータビットと前記データビットに対応する複数のチェックビットとが蓄積されるメモリセルアレイを有し、前記データビットと前記チェックビットとは少なくとも第1及び第2グループに均等に分割されている半導体メモリ装置のエラー訂正方法において

前記メモリセルアレイから前記データビット及び前記チェックビットを感知する段階と、

前記第1グループのデータ及びチェックビットと前記第 10 2グループのデータ及びチェックビットとを同時に受け入れて前記第1及び第2グループのデータ及びチェックビットに各々対応する第1及び第2列のシンドロームビットを発生する段階と、

前記第1列のシンドロームビットと前記第2列のシンドロームビットとに応答して前記第1グループのデータビット内のエラーと前記第2グループのデータビット内のエラーとを各々訂正する段階とを含み、

前記複数のデータビット中の少なくとも2個のエラーデータビットが訂正されることを特徴とするエラー訂正方 20 法。

【請求項2】 前記エラー訂正段階は、

前記第1及び第2グループのデータビット内のエラーを 各々検出するため前記第1及び第2列のシンドロームビットをデコーディングし、前記第1グループのデータビット内のエラーの存在の有無を示す第1信号と前記第2 グループのデータビット内のエラーの存在の有無を示す 第2信号とを出力する段階と、

前記第1グループのデータビットと前記第2グループのデータビットとを交互に受け入れ、前記第1信号に応答 30 して前記第1グループのデータビット内のエラーを訂正し、前記第2信号に応答して前記第2グループのデータビット内のエラーを訂正する段階とを含むことを特徴とする請求項1に記載のエラー訂正方法。

【請求項3】 複数のデータビットと、前記データビットに対応する複数のチェックビットとを蓄積するメモリセルアレイと、

前記データビットと前記チェックビットとは少なくとも 第1及び第2グループに均等に分割され、前記メモリセ ルアレイから前記データビットと前記チェックビットと を読出す手段と、

前記第1グループのデータビット内の第1エラーと前記 第2グループのデータビット内の第2エラーとを各々訂 正する手段とを含み、

前記エラー訂正手段は前記第1グループのデータ及びチェックビットと前記第2グループのデータ及びチェックビットとを並列に受け入れ、前記データビットの第1及び第2グループに各々対応する第1シンドロームビットと第2シンドロームビットとを発生させ、前記第1及び第2シンドロームビットに応答して前記第1グループの50

データビット内の第1エラーと前記第2グループのデータビット内の第2エラーとを各々訂正することを特徴とする半導体メモリ装置。

【請求項4】 前記エラー訂正手段から交互に出力される前記第1及び第2グループのデータビットを出力する 入/出力回路を付加的に含むことを特徴とする請求項3 に記載の半導体メモリ装置。

【請求項5】 前記エラー訂正手段は前記第1グループのデータビット内の前記第1エラーを訂正する第1エラー訂正回路と、前記第2グループのデータビット内の前記第2エラーを訂正する第2エラー訂正回路とを含み、前記第1及び第2エラー訂正回路は前記入/出力回路に共通に結合されたことを特徴とする請求項4に記載の半導体メモリ装置。

【請求項6】 前記第1エラー訂正回路は、

前記第1グループのデータ及びチェックビットを順次受 け入れ前記第1シンドロームビットを発生する第1シン ドローム発生器と、

前記第1グループのデータビット内の第1エラーを検出するための前記第1シンドロームビットをデコーディングして前記第1エラーの存在の有無を示す第1信号を出力する第1検出器と、

前記第1グループのデータビットを順次受け入れ前記第 1エラーの存在の有無を示す前記第1信号に応答して前 記第1グループのデータビット内の第1エラーを訂正す る第1訂正器とを含むことを特徴とする請求項5に記載 の半導体メモリ装置。

【請求項7】 前記第1シンドローム発生器は書込み動作モード中前記第1グループのチェックビットを発生する手段で動作することを特徴とする請求項6に記載の半導体メモリ装置。

【請求項8】 前記第2エラー訂正回路は、

前記第2グループのデータ及びチェックビットを順次受け入れ前記第2シンドロームビットを発生する第2シンドローム発生器と、

前記第2グループのデータビット内の第2エラーを検出するための前記第2シンドロームビットをデコーディングして前記第2エラーの存在の有無を示す第2信号を出力する第2検出器と、

40 前記第2グループのデータビットを順次受け入れて前記 第2エラーの存在の有無を示す前記第2信号に応答して 前記第2グループのデータビット内の第2エラーを訂正 する第2訂正器とを含むことを特徴とする請求項7に記 載の半導体メモリ装置。

【請求項9】 前記第2シンドローム発生器は書込み動作モード中前記第2グループのチェックビットを発生する手段で動作することを特徴とする請求項8に記載の半導体メモリ装置。

【請求項10】 前記エラー訂正手段は、

前記第1グループのデータ及びチェックビットを順次受

け入れて前記第1シンドロームビットを発生する第1シ ンドローム発生器と、

前記第2グループのデータ及びチェックビットを順次受 け入れて前記第2シンドロームビットを発生する第2シ ンドローム発生器と、

前記第1及び第2シンドローム発生器から出力される第 1及び第2シンドロームビットを交互に受け入れ、前記 第1グループのデータビット内の第1エラーを検出する ための前記第1シンドロームビットと前記第2グループ のデータビット内の第2エラーを検出するための第2シ 10 ンドロームビットとを交互にデコーディングし、前記第 1エラーの存在の有無を示す第1信号と前記第2エラー の存在の有無を示す第2信号とを交互に出力する検出器 ٧.

前記第1及び第2グループのデータビットを交互に受け 入れる訂正器とを含み、

前記訂正器は前記第1エラーの存在の有無を示す前記第 1信号に応答して前記第1グループのデータビット内の 第1エラーを訂正し、前記第2エラー存在の有無を示す 前記第2信号に応答して前記第2グループのデータビッ ト内の第2エラーを訂正する動作を実行することを特徴 とする請求項4に記載の半導体メモリ装置。

【請求項11】 前記訂正器により前記第1及び第2グ ループの訂正されたデータビットは前記入/出力回路を 介して外部へ交互に出力されることを特徴とする請求項 10に記載の半導体メモリ装置。

【請求項12】 複数のデータビットと前記データビッ トに対応する複数のチェックビットとを蓄積するメモリ セルアレイと、

前記データビット及びチェックビットは少なくとも第1 及び第2グループに分割されており、

前記メモリセルアレイから前記データビット及びチェッ クビットを読出す読出し回路と、

前記データビットを外部へ/から出力/入力する入/出 力回路と、

前記第1グループのデータビット内の第1エラーを訂正 する第1エラー訂正回路と、

前記第1エラー訂正回路は前記第1グループのデータ及 びチェックビットを順次受け入れて前記第1シンドロー ムビットを発生する第1シンドローム発生器と、前記第 1グループのデータビット内の第1エラーを検出するた めの前記第1シンドロームビットをデコーディングして 前記第1エラーの存在の有無を示す第1信号を出力する 第1検出器と、前記第1グループのデータビットを順次 受け入れて前記第1エラーの存在の有無を示す前記第1 信号に応答して前記第1グループのデータビット内の第 1エラーを訂正する第1訂正器とで構成され、

前記第2グループのデータビット内の第2エラーを訂正 する第2エラー訂正回路を含み、

びチェックビットを順次受け入れて前記第2シンドロー ムビットを発生する第2シンドローム発生器と、前記第 2グループのデータビット内の第2エラーを検出するた めの前記第2シンドロームビットをデコーディングして 前記第2エラーの存在の有無を示す第2信号を出力する 第2検出器と、前記第2グループのデータビットを順次 受け入れて前記第2エラーの存在の有無を示す前記第2 信号に応答して前記第2グループのデータビット内の第 2エラーを訂正する第2訂正器とで構成され、

前記第1及び第2訂正器により各々訂正された第1及び 第2グループのデータビットは前記入/出力回路を通じ て外部へ交互に出力されることを特徴とする半導体メモ リ装置。

【請求項13】 前記第1及び第2シンドローム発生器 は書込み動作モード中第1及び第2グループのチェック ビットを発生する手段で各々機能することを特徴とする 請求項12に記載の半導体メモリ装置。

【請求項14】 複数のデータビットと前記データビッ トに対応する複数のチェックビットとを蓄積するメモリ セルアレイと、

前記データビット及びチェックビットは少なくとも第1 及び第2グループに分割されており、

前記メモリセルアレイから前記データビット及びチェッ クビットを読出す読出し回路と、

前記データビットを外部へ/から出力/入力する入/出 力回路と、

前記第1グループのデータ及びチェックビットを順次受 け入れて第1シンドロームビットを発生する第1シンド ローム発生器と、

前記第2グループのデータ及びチェックビットを順次受 30 け入れて第2シンドロームビットを発生する第2シンド ローム発生器と、

前記第1及び第2シンドローム発生器から出力される第 1及び第2シンドロームビットを交互に受け入れ、前記 第1グループのデータビット内の第1エラーを検出する ための前記第1シンドロームビットと前記第2グループ のデータビット内の第2エラーを検出するための前記第 2シンドロームビットとを交互にデコーディングし、前 記第1エラーの存在の有無を示す第1信号と前記第2エ ラーの存在の有無を示す第2信号とを交互に出力する検

前記第1及び第2グループのデータビットを交互に受け 入れる訂正器とを含み、

前記訂正器は前記第1エラーの存在の有無を示す前記第 1信号に応答して前記第1グループのデータビット内の 第1エラーを訂正し、前記第2エラーの存在の有無を示 す前記第2信号に応答して前記第2グループのデータビ ット内の第2エラーを訂正する動作を実行し、前記第1 及び第2訂正器により各々訂正された第1及び第2グル 前記第2エラー訂正回路は前記第2グループのデータ及 50 ーブのデータビットは前記入/出力回路を介して外部へ

交互に出力されることを特徴とする半導体メモリ装置。

【請求項15】 各々が複数のデータビットと前記デー タビットに対応する複数のチェックビットとを蓄積する 複数の入/出力メモリブロックに分割されたメモリセル

前記入/出力メモリブロックに各々対応する複数の入/ 出力回路と、

前記各入/出力メモリブロックからデータビット及びチ ェックビットを読出す読出し回路と、

前記各入/出力メモリブロックから読出されたデータビ 10 ットのエラーを訂正する手段と、

前記エラー訂正手段は前記入/出力回路に各々対応する 複数のエラー訂正部を含み、各エラー訂正部は対応する 入/出力メモリブロックから読出された奇数番データビ ット内の第1エラーを訂正する第1エラー訂正回路と、 前記対応する入/出力メモリブロックから読出された偶 数番データビット内の第2エラーを訂正する第2エラー 訂正回路とを含み、

前記第1エラー訂正回路は、前記対応する入/出力メモ リブロックから読出されたデータ及びチェックビット中 20 の奇数番データ及びチェックビットを順次受け入れて第 1シンドロームビットを発生する第1シンドローム発生 器と、前記奇数番のデータビット内の前記第1エラーを 検出するための前記第1シンドロームビットをデコーデ ィングして前記第1エラーの存在の有無を示す第1信号 を出力する第1検出器と、前記奇数番データビットを順 次受け入れて前記第1エラーの存在の有無を示す前記第 1信号に応答して前記奇数番データビット内の第1エラ ーを訂正する第1訂正器とで構成され、

前記第2エラー訂正回路は、前記対応する入/出力メモ 30 リブロックから読出されたデータ及びチェックビット中 の偶数番データ及びチェックビットを順次受け入れて第 2シンドロームビットを発生する第2シンドローム発生 器と、前記偶数番のデータビット内の前記第2エラーを 検出するための前記第2シンドロームピットをデコーデ ィングして前記第2エラーの存在の有無を示す第2信号 を出力する第2検出器と、前記偶数番データビットを順 次受け入れて前記第2エラーの存在の有無を示す前記第 2信号に応答して前記奇数番データピット内の第2エラ ーを訂正する第2訂正器とで構成されることを特徴とす る半導体メモリ装置。

【請求項16】 各々が複数のデータビットと前記デー タビットに対応する複数のチェックビットとを蓄積する 複数の入/出力メモリブロックに分割されたメモリセル アレイと、

前記入/出力メモリブロックに各々対応する複数の入/ 出力回路と、

前記各入/出力メモリブロックからデータビット及びチ ェックビットを読出す読出し回路と、

前記各入/出力メモリブロックから読出されたデータビ 50 プを通ってフローティングゲートからリークしてしま

ットのエラーを訂正する手段と、

前記エラー訂正手段は前記入/出力回路に各々対応する 複数のエラー訂正部とを含み、

前配各々のエラー訂正部は、

対応する入/出力メモリブロックから読出されたデータ 及びチェックビット中の奇数番データ及びチェックビッ トを順次受け入れて第1シンドロームビットを発生する 第1シンドローム発生器と、

前記対応する入/出力メモリブロックから読出されたデ ータ及びチェックピット中の偶数番データ及びチェック ビットを順次受け入れて第2シンドロームビットを発生 する第2シンドローム発生器と、

前記第1及び第2シンドローム発生器から出力される第 1及び第2シンドロームビットを交互に受け入れ、前記 奇数番データビット内の第1エラーを検出するための前 記第1シンドロームビットと前記偶数番データビット内 の第2エラーを検出するための前記第2シンドロームビ ットとを交互にデコーディングし、前記第1エラーの存 在の有無を示す第1信号と前記第2エラーの存在の有無 を示す第2信号とを交互に出力する検出器と、

前記奇数番及び偶数番データビットを交互に受け入れる 訂正器とを含み、

前記訂正器は前記第1エラーの存在の有無を示す前記第 1信号に応答して前記奇数番データピット内の第1エラ ーを訂正して前記第2エラーの存在の有無を示す前記第 2 信号に応答して前記偶数番データビット内の第2エラ 一を訂正する動作を実行することを特徴とする半導体メ モリ装置。

【発明の詳細な説明】

[00001]

【発明の属する技術分野】本発明は、半導体メモリ装置 に係り、より詳しくはアクセス時間を向上させ得るオン チップエラー訂正回路を備えた半導体メモリ装置とそれ に格納されたデータのエラー訂正方法に関する。

[0002]

40

【従来の技術】半導体メモリ装置、特にフラッシュメモ リ装置には、フローティングゲートを有する電気的に消 去及びプログラム可能なメモリセル(以下、EEPRO Mセルという)で構成されたメモリセルアレイが用いら れる。各EEPROMセルのフローティングゲートに電 荷を蓄積することにより、各EEPROMセルのスレッ ショルド電圧は各々ロジック 1 及びロジック '0' を示すローレベル及びハイレベルの間で電気的に変化す る。フローティングゲート技術において、データ維持に 関連する根本的な問題はない。しかし、書込み及び消去 のため使用される高いエネルギの電子注入及び放出メカ ニズムにより欠陥やトラップがトンネル酸化膜に生成さ れ、書込み及び読出しサイクルにおいて信頼性が損なわ れる。蓄積された電子はトンネル酸化膜の欠陥やトラッ

う。一方、EEPROMセルの制御ゲートが読出しサイクル中に電源電圧に保たれると、フローティングゲートには徐々に電子が蓄積される。電荷のリークや蓄積に起因してメモリセル、即ち、EEPROMセルトランジスタのスレッショルド電圧は増減し、これによってランダムビットエラーを引き起こす。

【0003】一般的に、エラー訂正コード/回路(以下、ECCという)がフラッシュメモリシステムの性能向上のため使用されてきた。コントローラ内にECCを設けてエラーを訂正する方法があるが、そのような機能 10を有するコントローラを支援しないカードシステムでも容易に使用できるオンチップECCの適用が要求される。したがって、チップ内にECCを設ける方がコントローラ内にECCを設けるよりも製造コスト的にみると有利である。オンチップECC技術は、文献IEEE JOURNAL OF SOLID—STATE CIRCUITS, VOL. 32 No. 5, 1997年5月に、"A COMPACT ON—CHIP ECC FOR LOW COST FLASH MEMORIES"という題目で記載されており、本明細書に引用に 20より開示する。

【0004】図1は、オンチップECCを備えた従来の 半導体メモリ装置のブロック図を示したものである。図 1の半導体メモリ装置は、複数のデータビットとそれに 対応する複数のチェックビット(又は冗長ビット)とを 蓄積するメモリセルアレイ10を有する。本明細書で は、以下、周知のNAND型フラッシュメモリ装置を例 として説明する。NAND型フラッシュメモリ装置に用 いられるフラッシュメモリセルは米国特許5,696, 717号に"NONVOLATILE INTEGRA TEDCIRCUIT MEMORY DEVICES HAVING ADJUSTABLE ERASE/ PROGRAMTHRESHOLD VOLTAGEV ERIFICATIONCAPABILITY"という 題目で記載されており、本明細書に引用により開示す る。

【0005】図1に示すように、メモリセルアレイ10は、入/出力データ幅(例えば、×8)に従がって複数の入/出力メモリブロックIOMBi(例えば、i=1~8)に分割されている。複数のワードラインWLiはそれぞれ、入/出力メモリブロックIOMB1-IOMB8を介して複数の行に配置される。各入/出力メモリブロックIOMB1-IOMB8には、複数のビットラインBLm(例えば、512本のビットライン)と複数のパリティビットラインPBLn(例えば、10本のパリティビットラインPBLn(例えば、10本のパリティビットラインPBLn(例えば、10本のパリティビットラインPBLn(例えば、10本のパリティビットラインPBLn(PFラインWLiと交差するように配置される。各入/出力メモリブロックIOMB1-IOMB8には、ワードラインWLiとビットラインBLm、PBLnとの交差領域に配置される複数のメモリセルMCが設けられる。

【0006】ワードラインWLiはアレイ10の左側に 配置された行デコーダ回路12に各々結合される。行デ コーダ回路12は外部から提供される行アドレス信号R AO-RAiに応じてワードラインWLi中の一つを選 択し、各動作モード(例えば、読出し及び書込み動作モ ード) に応じて異なって設定されるワードライン電圧 で、選択されたワードラインを駆動する。行デコーダ回 路12に関する説明は '717特許に記載されている。 各入/出力ブロックIOMB1-IOMB8に提供され る512本のビットラインBLmと10本のパリティビ ットラインPBLnとはアレイ10の下側に配置された 感知増幅回路14に結合される。図面には示されてない が、NAND型フラッシュメモリ装置及びDRAM装置 で現在使用されるラッチ型感知増幅器が、各入/出力メ モリブロックのビットライン及びパリティビットライン の数に対応するように感知増幅回路 1 4 に提供される。 例えば、入/出力メモリブロックIOMB1-IOMB 8に各々対応する感知増幅器の数は522(512+1 0) 個である。NANDフラッシュメモリ装置で使用さ れるラッチ型感知増幅器の一例が米国特許5,216, 633号に"NONVOLATILE SEMICON DUCTOR MEMORYDEVICE INCLU DING ACCESS CODE CIRCUITR Y"という題目で記載されており、本明細書に引用によ り開示する。各ブロックIOMB1…IOMB8に対応 する各感知増幅器は対応するビットラインBLmとパリ ティビットラインPBLnとを介して対応する入/出力 メモリブロックからの512個のデータビットと10個 のチェックビットとを感知増幅し、感知したデータ及び チェックビットをラッチする。

【0007】感知増幅回路14には、列デコーダ回路18の制御下で動作する列パスゲート回路16が結合される。入/出力メモリブロックIOMB1-IOMB8に各々対応するエラー訂正回路20は列パスゲート回路16に結合される。各入/出力メモリブロックIOMB1-IOMB8から読出された、即ち、感知増幅回路18にラッチされた、512個のデータビット及び10個のチェックビットは列デコーダ回路18の制御により列パスゲート回路16を通じて対応するエラー訂正回路2040へ順次転送される。これについての詳細説明は後述する

【0008】図2は、図1に示すエラー訂正回路20のブロック図であり、前述した文献(IEEE JOUR NAL OF SOLIDーSTATE CIRCUITS)に記載されている。図2に示すエラー訂正回路20は8個の入/出力メモリブロックIOMB1ーIOMB8中の一つに対応し、シンドローム発生器22、エラー検出器24およびエラー訂正器30で構成される。他の入/出力メモリブロックに対応するエラー訂正回路も50図2に示すエラー訂正回路20と同一構成となることは

いうまでもない。図2で、エラー訂正回路20は発生器 多項式 $g(x) = x^m + x^3 + 1$ により生成されたハミ ングコード($2^r \ge m + r + 1$ 、ここでmはデータビッ トの数を示し、r は冗長ビット又はチェックビットの数 を示す)に根拠を置いている。

【0009】図3は、図2に示すエラー訂正回路のタイミング図である。メモリセルアレイ10からのデータ読出し動作は図1乃至図3に基づき以下詳細に説明する。説明の便宜上、ただ一つの入/出力メモリブロックに関連するデータ読出し動作だけを説明するが、他の入/出力メモリブロックに関連する動作も同一である。

【0010】データ読出し動作は、第1及び第2サイクルに分割される。第1サイクル中、ECCワードを構成する522ビットはスイッチ回路26(即ち、列パスゲート回路16)を介してシンドローム発生器22へ順次転送される。522ビットのECCワードは入/出力メモリブロックの選択ページ(又はワードライン)に対応する。その後、シンドローム発生器22は522ビットのECCワードに応答して10個のシンドロームビットを発生する。そのようにして生成された10個のシンドロームビットは選択ページのデータビット中の1ビットエラーを訂正するためのアドレスとして使用され、エラー検出器24によりデコーディングされる。図2で、図1の列パスゲート回路16は、第1及び第2サイクル中に相互に排他的に動作するスイッチ回路26,28によって示されている。

【0011】その後、第2サイクル中、検出器24によ りデコードされた信号(エラー用アドレス情報)と感知 増幅回路14にラッチされた512個のデータビットと がエラー訂正器30へ順次に印加される。エラー訂正器 30は排他的ORゲート回路で構成される。このように して訂正された512個のデータビットは対応する入/ 出力回路22を介して外部へ転送される。例えば、訂正 器30へ現在転送されたデータビットに対応する検出器 2 4からの信号がロジック'1'の場合、データビット はエラーであることを意味する。従って、エラーデータ ビットは訂正器30により訂正された後に対応する入/ 出力回路22へ転送される。もし検出器24からの信号 がロジック '0' なら、データビットはエラーがないこ とを意味する。従って、データビットは訂正器30によ 40 るエラー訂正なしで対応する入/出力回路22へ転送さ れる。

[0012]

【発明が解決しようとする課題】前述したエラー訂正回路スキームを有する従来の半導体メモリ装置によると、選択ページの512個のデータビット中のただ一つのビットエラーのみが検出されて訂正される。さらに、512個のデータビット内のエラー位置が検出される読出し動作モードの第1サイクル中に、図2に示されたスイッチ回路26を制御するための522個のクロックサイク

ルが要求される。これはフラッシュメモリ装置のアクセス時間の増加原因になる。したがって、高い信頼性を有する高速メモリ装置を実現するためのアクセス時間短縮エラー訂正効率の向上とが同時に要求される。

【0013】したがって本発明の目的は、アクセス時間を改善することの出来るオンチップエラー訂正回路を備えた半導体メモリ装置を提供することである。本発明の他の目的は、入/出力メモリブロックに対応するデータビット中の少なくとも2個のエラービットを訂正することのできるオンチップエラー訂正回路を備えた半導体メモリ装置を提供することである。本発明のさらに他の目的は、半導体メモリ装置に蓄積されたデータのエラーを訂正する方法を提供することである。

[0014]

【課題を解決するための手段】本発明は上記目的を達成 するために、複数のデータビットと前記データビットに 対応する複数のチェックビットとが蓄積されるメモリセ ルアレイを有し、前記データビットと前記チェックビッ トとは少なくとも第1及び第2グループに均等に分割さ れている半導体メモリ装置のエラー訂正方法において、 前記メモリセルアレイから前記データビット及び前記チ ェックビットを感知する段階と、前記第1グループのデ ータ及びチェックビットと前記第2グループのデータ及 びチェックビットとを同時に受け入れて前記第1及び第 2グループのデータ及びチェックビットに各々対応する 第1及び第2列のシンドロームビットを発生する段階 と、前記第1列のシンドロームビットと前記第2列のシ ンドロームビットとに応答して前記第1グループのデー タビット内のエラーと前記第2グループのデータビット 内のエラーとを各々訂正する段階とを含み、前記複数の データビット中の少なくとも2個のエラーデータビット が訂正されるようにしたものである。

【0015】前記エラー訂正段階は、前記第1及び第2 グループのデータビット内のエラーを各々検出するため 前記第1及び第2列のシンドロームビットをデコーディ ングし、前記第1グループのデータビット内のエラーの 存在の有無を示す第1信号と前記第2グループのデータ ビット内のエラーの存在の有無を示す第2信号とを出力 する段階と、前記第1グループのデータビットと前記第 2グループのデータビットとを交互に受け入れ、前記第 1信号に応答して前記第1グループのデータビット内の エラーを訂正し、前記第2信号に応答して前記第2グル ープのデータビット内のエラーを訂正する段階とを含

【0016】さらに、本発明は、複数のデータビットと、前記データビットに対応する複数のチェックビットとを蓄積するメモリセルアレイと、前記データビットと前記チェックビットとは少なくとも第1及び第2グループに均等に分割され、前記メモリセルアレイから前記データビットと前記チェックビットとを読出す手段と、前

11

記第1グループのデータビット内の第1エラーと前記第2グループのデータビット内の第2エラーとを各々訂正する手段とを含み、前記エラー訂正手段は前記第1グループのデータ及びチェックビットとを並列に受け入れ、前記データビットの第1及び第2グループに各々対応する第1シンドロームビットと第2シンドロームビットとを発生させ、前記第1及び第2シンドロームビットに応答して前記第1グループのデータビット内の第1エラーとを各々訂正するよう構成される。

【0017】さらに本発明では、前記エラー訂正手段から交互に出力される前記第1及び第2グループのデータビットを出力する入/出力回路を付加的に含むことができる。前記エラー訂正手段は前記第1グループのデータビット内の前記第1エラーを訂正する第1エラー訂正回路と、前記第2グループのデータビット内の前記第2エラーを訂正する第2エラー訂正回路とを含み、前記第1及び第2エラー訂正回路は前記入/出力回路に共通に結合することが出来る。

【0018】また、前記第1エラー訂正回路は、前記第1グループのデータ及びチェックビットを順次受け入れ前記第1シンドロームビットを発生する第1シンドローム発生器と、前記第1グループのデータビット内の第1エラーを検出するための前記第1シンドロームビットをデコーディングして前記第1エラーの存在の有無を示す第1信号を出力する第1検出器と、前記第1グループのデータビットを順次受け入れ前記第1エラーの存在の有無を示す前記第1信号に応答して前記第1グループのデータビット内の第1エラーを訂正する第1訂正器とを含30むことが出来る。

【0019】ここで、前記第1シンドローム発生器は書込み動作モード中前記第1グループのチェックビットを発生する手段で動作することが出来る。また、前記第2エラー訂正回路は、前記第2グループのデータ及びチェックビットを順次受け入れ前記第2シンドロームビットを発生する第2シンドローム発生器と、前記第2グループのデータビット内の第2エラーを検出するための前記第2シンドロームビットをデコーディングして前記第2エラーの存在の有無を示す第2信号を出力する第2検出器と、前記第2グループのデータビットを順次受け入れて前記第2エラーの存在の有無を示す前記第2信号に応答して前記第2グループのデータビット内の第2エラーを訂正する第2訂正器とを含むことをが出来る。

【0020】さらに、前記第2シンドローム発生器は書込み動作モード中前記第2グループのチェックビットを発生する手段で動作することが出来る。ここで、前記エラー訂正手段は、前記第1グループのデータ及びチェックビットを順次受け入れて前記第1シンドロームビットを発生する第1シンドローム発生器と、前記第2グルー

プのデータ及びチェックビットを順次受け入れて前記第 2シンドロームビットを発生する第2シンドローム発生 器と、前記第1及び第2シンドローム発生器から出力さ れる第1及び第2シンドロームビットを交互に受け入 れ、前記第1グループのデータビット内の第1エラーを 検出するための前記第1シンドロームビットと前記第2 グループのデータビット内の第2エラーを検出するため の第2シンドロームビットとを交互にデコーディング し、前記第1エラーの存在の有無を示す第1信号と前記 第2エラーの存在の有無を示す第2信号とを交互に出力 する検出器と、前記第1及び第2グループのデータビッ トを交互に受け入れる訂正器とを含み、前記訂正器は前 記第1エラーの存在の有無を示す前記第1信号に応答 し、前記第1グループのデータビット内の第1エラーを 訂正し、前記第2エラー存在の有無を示す前記第2信号 に応答して前記第2グループのデータビット内の第2エ ラーを訂正する動作を実行することが出来る。ここで、 前記訂正器により前記第1及び第2グループの訂正され たデータビットは前記入/出力回路を介して外部へ交互 に出力することが出来る。 20

【0021】本発明はさらに、複数のデータビットと前 記データビットに対応する複数のチェックビットとを蓄 積するメモリセルアレイと、前記データビット及びチェ ックビットは少なくとも第1及び第2グループに分割さ れており、前記メモリセルアレイから前記データビット 及びチェックビットを読出す読出し回路と、前記データ ビットを外部へ/から出力/入力する入/出力回路と、 前記第1グループのデータビット内の第1エラーを訂正 する第1エラー訂正回路と、前記第1エラー訂正回路は 前記第1グループのデータ及びチェックビットを順次受 け入れて前記第1シンドロームビットを発生する第1シ ンドローム発生器と、前記第1グループのデータビット 内の第1エラーを検出するための前記第1シンドローム ビットをデコーディングして前記第1エラーの存在の有 無を示す第1信号を出力する第1検出器と、前記第1グ ループのデータビットを順次受け入れて前記第1エラー の存在の有無を示す前記第1信号に応答して前記第1グ ループのデータビット内の第1エラーを訂正する第1訂 正器とで構成され、前記第2グループのデータビット内 の第2エラーを訂正する第2エラー訂正回路を含み、前 記第2エラー訂正回路は前記第2グループのデータ及び チェックビットを順次受け入れて前記第2シンドローム ビットを発生する第2シンドローム発生器と、前記第2 グループのデータビット内の第2エラーを検出するため の前記第2シンドロームビットをデコーディングして前 記第2エラーの存在の有無を示す第2信号を出力する第 2 検出器と、前記第2グループのデータビットを順次受 け入れて前記第2エラーの存在の有無を示す前記第2信 号に応答して前記第2グループのデータビット内の第2 エラーを訂正する第2訂正器とで構成され、前記第1及

び第2訂正器により各々訂正された第1及び第2グループのデータビットは前記入/出力回路を通じて外部へ交互に出力される。ここで、前記第1及び第2シンドローム発生器は書込み動作モード中第1及び第2グループのチェックビットを発生する手段で各々機能することが出来る。

【0022】本発明はさらに、複数のデータビットと前 記データビットに対応する複数のチェックビットとを蓄 積するメモリセルアレイと、前記データビット及びチェ ックビットは少なくとも第1及び第2グループに分割さ れており、前記メモリセルアレイから前記データビット 及びチェックビットを読出す読出し回路と、前記データ ビットを外部へ/から出力/入力する入/出力回路と、 前記第1グループのデータ及びチェックビットを順次受 け入れて第1シンドロームビットを発生する第1シンド ローム発生器と、前記第2グループのデータ及びチェッ クビットを順次受け入れて第2シンドロームビットを発 生する第2シンドローム発生器と、前記第1及び第2シ ンドローム発生器から出力される第1及び第2シンドロ ームビットを交互に受け入れ、前記第1グループのデー タビット内の第1エラーを検出するための前記第1シン ドロームビットと前記第2グループのデータビット内の 第2エラーを検出するための前記第2シンドロームビッ トとを交互にデコーディングし、前記第1エラーの存在 の有無を示す第1信号と前記第2エラーの存在の有無を 示す第2信号とを交互に出力する検出器と、前記第1及 び第2グループのデータビットを交互に受け入れる訂正 器とを含み、前記訂正器は前記第1エラーの存在の有無 を示す前記第1信号に応答して前記第1グループのデー タビット内の第1エラーを訂正し、前記第2エラーの存 在の有無を示す前記第2信号に応答して前記第2グルー プのデータビット内の第2エラーを訂正する動作を実行 し、前記第1及び第2訂正器により各々訂正された第1 及び第2グループのデータビットは前記入/出力回路を 介して外部へ交互に出力されるよう構成することが出来 る。

【0023】本発明はさらに、各々が複数のデータビットと前記データビットに対応する複数のチェックビットとを蓄積する複数の入/出力メモリブロックに分割されたメモリセルアレイと、前記入/出力メモリブロックに 40 各々対応する複数の入/出力回路と、前記各入/出力メモリブロックからデータビット及びチェックビットを読出す読出し回路と、前記各入/出力メモリブロックから読出されたデータビットのエラーを訂正する手段と、前記エラー訂正手段は前記入/出力回路に各々対応する複数のエラー訂正部を含み、各エラー訂正部は対応する入/出力メモリブロックから読出された奇数番データビット内の第1エラーを訂正する第1エラー訂正回路と、前記対応する入/出力メモリブロックから読出された偶数番データビット内の第2エラーを訂正する第2エラー訂 50

正回路とを含み、前記第1エラー訂正回路は、前記対応 する入/出力メモリブロックから読出されたデータ及び チェックビット中の奇数番データ及びチェックビットを 順次受け入れて第1シンドロームビットを発生する第1 シンドローム発生器と、前記奇数番のデータビット内の 前記第1エラーを検出するための前記第1シンドローム ビットをデコーディングして前記第1エラーの存在の有 無を示す第1信号を出力する第1検出器と、前記奇数番 データビットを順次受け入れて前記第1エラーの存在の 有無を示す前記第1信号に応答して前記奇数番データビ ット内の第1エラーを訂正する第1訂正器とで構成さ れ、前記第2エラー訂正回路は、前記対応する入/出力 メモリブロックから読出されたデータ及びチェックビッ ト中の偶数番データ及びチェックビットを順次受け入れ て第2シンドロームビットを発生する第2シンドローム 発生器と、前記偶数番のデータビット内の前記第2エラ ーを検出するための前記第2シンドロームビットをデコ ーディングして前記第2エラーの存在の有無を示す第2 信号を出力する第2検出器と、前記偶数番データビット を順次受け入れて前記第2エラーの存在の有無を示す前 記第2信号に応答して前記奇数番データビット内の第2 エラーを訂正する第2訂正器とで構成することが出来 る。

【0024】本発明はさらに、各々が複数のデータビッ トと前記データビットに対応する複数のチェックビット とを蓄積する複数の入/出力メモリブロックに分割され たメモリセルアレイと、前記入/出力メモリブロックに 各々対応する複数の入/出力回路と、前記各入/出力メ モリブロックからデータビット及びチェックビットを読 出す読出し回路と、前配各入/出力メモリブロックから 読出されたデータビットのエラーを訂正する手段と、前 記エラー訂正手段は前記入/出力回路に各々対応する複 数のエラー訂正部とを含み、前記各々のエラー訂正部 は、対応する入/出力メモリブロックから読出されたデ ータ及びチェックビット中の奇数番データ及びチェック ビットを順次受け入れて第1シンドロームビットを発生 する第1シンドローム発生器と、前記対応する入/出力 メモリブロックから読出されたデータ及びチェックビッ ト中の偶数番データ及びチェックビットを順次受け入れ て第2シンドロームビットを発生する第2シンドローム 発生器と、前記第1及び第2シンドローム発生器から出 力される第1及び第2シンドロームピットを交互に受け 入れ、前記奇数番データビット内の第1エラーを検出す るための前記第1シンドロームビットと前記偶数番デー タビット内の第2エラーを検出するための前記第2シン ドロームビットとを交互にデコーディングし、前記第1 エラーの存在の有無を示す第1信号と前記第2エラーの 存在の有無を示す第2信号とを交互に出力する検出器 と、前記奇数番及び偶数番データビットを交互に受け入 れる訂正器とを含み、前記訂正器は前記第1エラーの存 在の有無を示す前記第1信号に応答して前記奇数番データビット内の第1エラーを訂正して前記第2エラーの存在の有無を示す前記第2信号に応答して前記偶数番データビット内の第2エラーを訂正する動作を実行するように構成することが出来る。

[0025]

【発明の実施の形態】本発明による望ましい実施の形態を参照図面に基づき以下詳細に説明する。図4は、本発明による半導体メモリ装置の望ましい実施の形態である。この実施の形態では入/出力データ幅を×8と仮定 10して説明する。半導体メモリ装置へ/からデータを出力/入力するための8個の入/出力回路が設けられる。この実施の形態の半導体メモリ装置はメモリセルアレイ100を有し、8個の入/出力回路220に各々対応するように8個の入/出力メモリブロックIOMB1-IOMB8に分割されている。

【0026】図4に示すように、各入/出力メモリブロックIOMB1-IOMB8には512本のビットラインBLと18本のパリティビットラインPBLとが設けられる。複数のワードラインWLiは入/出力メモリブ 20ロックIOMB1-IOMB8を介して行方向へ各々配置され、行デコーダ回路120に結合される。複数のメモリセルMCは各入/出力メモリブロックのワードラインWLiとビットラインBLm、PBLnとの交差領域に各々配置される。各入/出力メモリブロックIOMB1-IOMB8に設けられる512本のビットラインBLmに結合されたメモリセルにはデータビットが各々蓄積され、各入/出力メモリブロックIOMB1-IOMB8に設けられる10本のパリティビットラインPBLnに各々結合されたメモリセルにはチェックビットが各な蓄積される。

【0027】以下、説明の便宜上、一つの入/出力メモ リブロック(例えば、IOMB1)に関連する構成要素 について説明するが、他のブロック(例えば、IOMB 2-IOMB8) に関連する構成要素もブロック IOM B1と同一構成である。続けて、図4を参照すると、メ モリセルアレイ100の下側には、第1グループのビッ トラインとパリティビットライン、例えば、512のビ ットラインBL1-BL512と18本のパリティビッ トラインPBL1-PBL18中の奇数番ビットライン (BL1、BL3、…, BL511) と奇数番パリティ ピットライン(PBL1, PBL3, …, PBL17) とが結合された第1感知増幅回路140_bottom が配置される。第1感知増幅回路140_bottom には、図4に図示しない、前述した'717特許に記載 されたようなラッチ型感知増幅器が256本のビットラ イン(BL1, BL3, …, BL511)と9本のパリ ティビットライン(PBL1, PBL3, …, PBL1 7)とに各々対応するように配置される。メモリセルア レイIOOの上側には、第2グループのビットラインと パリティビットライン、例えば、512のビットラインBL1-BL512と18本のパリティビットラインPBL1-BL18中の偶数番ビットライン(BL2,BL4,…,BL512)と偶数番パリティビットライン(PBL2,PBL4,…,PBL18)とが結合された第2感知増幅回路140_topが配置される。第2感知増幅器回路140_topには、ラッチ型感知増幅器が256本のビットライン(BL2,BL4,…,BL512)と9本のパリティビットライン(PBL2,PBL4,…,PBL18)とに各々対応するように配置される。

【0028】前述した感知増幅器配置によると、選択ワ ードラインWLiと奇数番ビットライン(BL1,BL 3, …, B L 5 1 1) との交差領域に各々配置されたメ モリセルに貯えられた256個のデータビットと、選択 ワードラインWLiと奇数番パリティビットライン(P BL1, PBL3, …, PBL17) との交差領域に各 々配置されたメモリセルに貯えられた9個のチェックビ ットとは第1感知増幅回路140_bottomにより 感知されてラッチされる。同様に、選択ワードラインW LIと偶数番ビットライン(BL2, BL4, …, BL 512)との交差領域に各々配置されたメモリセルに貯 えられた256個のデータビットと、選択ワードライン WLIと偶数番パリティビットライン(PBL2、PB L4, …, PBL18) との交差領域に各々配置された メモリセルに貯えられた9個のチェックビットとは第2 感知増幅器回路140__topにより感知されてラッチ される。

【0029】第1列パスゲート回路160_botto mと第1列デコーダ回路180_bottomとは第1 感知増幅回路 1 4 0 __ b o t t o mに対応するようにメ モリセルアレイ100の下側に配置される。第1列パス ゲート回路 1 6 0 __ b o t t o mには、各々が奇数番ビ ットラインを介して、対応する入/出力メモリブロック から256個のデータビット(奇数番データビット)の エラーを検出して訂正する8個のエラー訂正回路200 bottomが結合される。同様に、第2列パスゲー ト回路160_topと第2列デコーダ回路180_t opとは第2感知増幅回路140 topに対応するよ うにメモリセルアレイ100の上側に配置される。第2 列パスゲート回路 1 6 0 __ t o pには、各々が偶数番ビ ットラインを介して対応する入/出力メモリブロックか ら256個のデータビット(偶数番データビット)のエ ラーを検出して訂正する8個のエラー訂正回路200 topが結合される。結果的に、一つの入/出力メモリ ブロックに対応するように2個のエラー訂正回路200 __bottomと200__topとが設けられ、図4に 示すように対応する入/出力回路220に共通に結合さ れる。

【0030】第1列パスゲート回路160 botto

20

30

mは読出し動作モードの第1サイクル中、奇数番データ及びチェックビットをエラー訂正回路200_bottomへ順次転送し、第2列パスゲート回路160_topは第1サイクル中、偶数番データ及びチェックビットをエラー訂正回路200_topへ順次転送する。

【0031】例えば、奇数番ビットラインBL1と偶数 番ビットラインBL2とに関連する2個のデータビット は第1及び第2列パスゲート回路160_bottom および160_topを介して対応するエラー訂正回路 200_bottomおよび200_topへ同時に転 送される。他のデータビット及びチェックビットも前述 したと同一の方法で対応するエラー訂正回路200_b ottomおよび200 __topへ転送される。その 後、エラー訂正回路200 bottomは256個の 奇数番データビット及び9個の奇数番チェックビットに 応答して第1サイクル中、256個のデータビット内に 存在する1-ビットエラー位置を検出する。同様に、エ ラー訂正回路200_topは256個の偶数番データ ビット及び9個の偶数番チェックビットに応答して第1 サイクル中、256個のデータビット内に存在する1-ビットエラー位置を検出する。

【0032】265個の奇数番データ及びチェックビットと265個の偶数番データ及びチェックビットとが対応するエラー訂正回路200_bottomおよび200topへ順次並列に転送されるので第1サイクル中ただ265個のクロックサイクルが使用される。これはデータビット内のエラー位置を検出するに必要な時間が従来の半導体メモリ装置の場合の時間と比較して、ほぼ半分に短縮されることを意味する。結果的に、本発明によるオンチップECCを備えたフラッシュメモリ装置のアクセス時間が短縮できる。

【0033】続けて、読出し動作モードの第2サイクル中には、各エラー訂正回路200bottomおよび200_topは256個の奇数番データビット及び256個の偶数番データビットを受け入れ、第1サイクル中検出されたエラー位置の情報を各々用いて奇数番データビット中の1ービットエラーと偶数番データビット中の1ービットエラーとを訂正する。前述した従来の半導体メモリ装置と同様に、第2サイクル中に512個のクロックサイクルが使用される。しかし、一つの入/出力メモリブロックから読出された512個のデータビット中の少なくとも2個のエラーデータビットが検出訂正されることが分かる。従って、本発明の半導体メモリ装置はエラー訂正効率が改善される。

【0034】各入/出力メモリブロックに配置された複数のビットラインと複数のパリティビットラインとは均等に2N個のグループ(N=1, 2, …,))に分割され、2N個のエラー訂正回路が前述したと同一な方法で一つの入/出力回路に対応するように設けられる。したがって、各入/出力メモリブロックから読出されたデー 50

タビット中の2N個のエラーデータビットが検出訂正で きる。

【0035】図5は読出し及び書込み動作モードによる データ入力とデータ出力との関係を説明するためのブロ ック図である。図5を参照すると、信号READがロジ ックハイレベルであり、信号WRITEがロジックロー レベルの時、即ち、読出し動作モード中、感知増幅回路 140にラッチされたデータビットは列パスゲート回路 160及びスイッチSW1を介してエラー訂正回路20 0の入力端子D I nに順次に印加される。その後、EC C200で訂正されたデータビットはスイッチSW2を 介して入/出力回路220へ順次転送される。一方、信 号READがロジックローレベルであり、信号WRIT Eがロジックハイレベルの時、即ち、書込み動作モード 中、入/出力回路220を介して外部から供給されるデ ータビットはスイッチSW3を介してエラー訂正回路2 00の入力端子Dinに順次印加される。エラー訂正回 路200は複数のシンドロームビットを発生し、シンド ロームビットはスイッチSW4及び列パスゲート回路1 60を介して感知増幅回路140へ転送される。

【0036】前述したように、第1列パスゲート回路160_bottomに結合された図4のエラー訂正回路200_bottomが書込み動作モード中、奇数番チェックビットを生成するための回路として機能することが分かる。同様に、第2列パスゲート回路160_topに結合された図4のエラー訂正回路200_topが書込み動作モード中、偶数番チェックビットを生成するための回路として機能する。これに関連する詳細動作は後述する。

【0037】図6は、一つの入/出力回路に関連する2個のエラー訂正回路、第1及び第2感知増幅回路、および第1及び第2列パスゲート回路を示すブロック図である。図6で図示の便宜上、第1列パスゲート回路160_bottomは対応する制御信号C_TNB_1_i(i=1-265)及びCTNB_2_j(j=1-256)により各々スイッチ動作するスイッチ回路161_1、161_2で記号化されている。同様に、第2列パスゲート回路160_topは対応する制御信号CTNT_1_i及びCTNT_2_jにより各々スイッチ動作するスイッチ回路162_1、162_2で記号化されている。記号_1、2は各々第1サイクルと第2サイクルとを示す。

【0038】図6に示すように、エラー訂正回路200 __bottomはスイッチ回路161__1(即ち、第1 列パスゲート回路160__bottom)を介して第1 感知増幅回路140__bottomに結合され、シンドローム発生器201、エラー検出器202およびエラー 訂正器203で構成される。シンドローム発生器201 は読出し動作モードの第1サイクル中、256個の奇数 番データビットと9個の奇数番チェックビットとを受け 入れて9個のシンドロームビットを発生する。エラー検出器202はシンドローム発生器201から出力された9個のシンドロームビットを受け入れてエラーの存在を示す信号を出力する。そして、エラー訂正器203は第2サイクル中スイッチ回路161_2(即ち、第1列パスゲート回路160_bottom)を介して第1感知増幅器回路140_bottomからの256個のデータビットを順次に受け入れ、エラー検出器202からの信号に応答して256個のデータビット中の一つのエラーデータビットを訂正する。そのように訂正された256個のデータビットは対応する入/出力回路220へ順次転送される。

【0039】図6のエラー訂正回路は、スイッチ回路162_1(即ち、第2列パスゲート回路160_top)を介して第2感知増幅回路140_topに結合される。エラー訂正回路200_topはシンドローム発生器201、エラー検出器202およびエラー訂正器203で構成され、エラー訂正回路200_bottomの構成要素と同一の機能を実行する。したがって、その詳細説明は省略する。

【0040】図7は、本発明による図4に示すエラー訂 正回路の望ましい実施の形態であり、図8は、図7で使 用された制御信号間のタイミングを示す図である。図7 を参照すると、エラー訂正回路200_bottomは 発生器多項式 $g(x) = x^{3} + x + 1$ により生成された ハミングコード $(2^r \ge m + r + 1)$ に根拠を置き、図 7に示すように結合された9個のシフトレジスタSR1 -SR9と2個の排他的ORゲート回路209及び21 0とを含み、シンドローム発生器201を構成する。回 路200_bottomには、シンドローム発生器20 1から生成された9個のシンドロームビットをデコーデ ィングしてエラー検出器として機能する9-入力ロジッ ク回路202がさらに含まれている。エラー訂正回路2 00_bottomはエラー訂正器として使用される排 他的ORゲート203、3個のNANDゲート204, 205、206、およびPMOS及びNMOSトランジ スタ207,208を付加的に含み、図7に示されるよ うに結合される。

【0041】第1感知増幅回路140_bottomに対応するエラー訂正回路200_bottom, 200 _ topが図7に示されているが、第2感知増幅回路140topに対応するエラー訂正回路200_topも同一に構成出来ることは明らかである。

【0042】本発明によるエラー訂正回路200_bottomの動作を添付図面に基づき以下詳細に説明する。前述したように、データビットを読出す動作は第1サイクルと第2サイクルとに分割される。例えば、入/出力メモリ装置IOMB1から読出された256個の奇数番データビットと9個の奇数番チェックピットとが第1感知増幅回路140_bottomにラッチされ、入50

/出力メモリ装置 I OMB 1 から読出された 2 5 6 個の 偶数番データビットと 9 個の偶数番チェックビットとが 第 2 感知増幅回路 1 4 0 __ t o p にラッチされると仮定 する。

【0043】第1サイクル中、図8に示されたように、 信号CTL1, CTL2, CTL3はロー状態に保た れ、その結果PMOSトランジスタ207はターンオン されてNANDゲート204,205の出力信号は各々 ハイ状態に保たれる。この条件下で、第1感知増幅回路 140_bottomにラッチされた奇数番データ及び チェックビットは入力端子DinとPMOSトランジス タ207とを介してエラー訂正回路200_botto mのシンドローム発生器201へ順次転送される。同時 に、第2感知増幅回路140_topにラッチされた偶 数番データ及びチェックビットは入力端子DinとPM OSトランジスタ207とを介してエラー訂正回路20 0_topのシンドローム発生器201へ順次転送され る。対応するシンドローム発生器201へ順次転送され た奇数番及び偶数番データ及びチェックビットはシフト レジスタSR1-SR9を介して循環される。前述した 循環動作の結果として、エラー訂正回路200_bot tomと200_topとに各々対応するシンドローム 発生器から第1及び第2列シンドロームビットが生成さ れる。対応するシンドローム発生器201に各々貯えら れた第1及び第2列のシンドロームビットは奇数番デー タビットのエラー位置と偶数番データビットのエラー位 置とを各々示すアドレスとして使用される。

【0044】その後、第2サイクル中、信号CTL1, CTL2はロジックローレベルからロジックハイレベルへ各々遷移し、信号CTL3は続けてロー状態に保たれる。これにより、PMOSトランジスタ207はターンオフされてNMOSトランジスタ208はターンオンされる。即ち、入力端子Dinはシンドローム発生器201から電気的に分離される。代わりに、入力端子Dinへ印加されるデータビットはNANDゲート204,205を介してエラー訂正器203へ転送される。

【0045】詳しくは、第1及び第2感知増幅回路140_bottom,140_topに保たれる奇数番及び偶数番データビットは、対応する列パスゲート回路160bottom,160_top及び各回路200_bottom,200_topのNANDゲート205,206を介して対応するエラー訂正器203へ交互に転送される。例えば、任意の奇数番データビットはエラー訂正回路200bottomのエラー訂正器203へ転送され、その後任意の偶数番データビットがエラー訂正回路200_topのエラー訂正器203へ転送される。

【0046】同時に、奇数番データビットに対応する第 1列のシンドロームビットは一つのデータビットがエラ 一訂正回路200__bottomのエラー訂正器203

30

へ転送される毎にエラー訂正回路200_bottom のシンドローム発生器201から循環又は右側へシフト される。そのようにシフトされた(循環された)シンド ロームビットはエラー訂正回路200_bottomの エラー検出器202によりデコーディングされる。デコ ーディングされた結果即ち、現在転送されたデータビッ トのエラー有無を示す信号がエラー訂正回路200_b ottomのエラー訂正器203に印加される。同様 に、エラー訂正回路200_topも前述したと同一の 方法で動作する。

【0047】結果的に、奇数番データビットがエラー訂 正回路200....bottomのエラー訂正器203に印 加されると、印加されたデータビットはエラー訂正回路 200 bottomのエラー検出器202から出力さ れる信号のロジック状態に応じてエラー訂正された後、 又はエラー訂正することなく出力される。例えば、エラ 一検出器202から出力された信号がロジックハイレベ ルの時は、エラー訂正器203に印加される奇数番デー タビットはエラービットであることを意味する。従っ て、データビットはエラー訂正後に入/出力回路220 に出力される。エラー検出器202から出力された信号 がロジックローレベルの時は、エラー訂正器203に印 加される奇数番データビットにはエラービットがないこ とを意味する。従って、データビットはエラー訂正なし で入/出力回路220に出力される。

[0048] 前述したように、エラー訂正回路200_ bottom, 200_topは各々奇数番チェックビ ット及び偶数番チェックビットを生成する回路として使 用される。詳しくは、書込み動作モード中、信号CTL 1、CTL3はロジックローレベルよりなり、信号CT L2はロジックハイレベルよりなる。この条件下で、入 /出力メモリブロックIOMB1に書込まれる512個 のデータビット中の256個の奇数番データビットはエ ラー訂正回路200_bottomの入力端子Dinへ 順次印加される。そのように印加された256個の奇数 番データビットはNANDゲート204,205及び第 1列パスゲート回路 1 6 0 _ b o t t o mを介して第 1 感知増幅回路140_bottomへ順次転送される。 これと同時に、256個の奇数番データビットはPMO Sトランジスタ207を通じてシンドローム発生器20 1に順次転送されて循環される。このような動作は25 6個の奇数番データビットが全てシンドローム発生器2 01に印加された時終了する。結果的に、256個のデ ータビットに対応する9個のチェックビットがシンドロ ーム発生器 201により生成され、その後に信号 CTL 1, CTL3がハイ状態に、そして信号CTL2がロー 状態に保たれる時NANDゲート206,205を介し て第1感知増幅回路140....bottomへ順次転送さ れる。同様に、256個の偶数番データビットに対応す る9個のチェックビットは前述したと同一な方法で発生 50

され、第2感知増幅回路140_topへ順次転送され る。以後、奇数番及び偶数番データ及びチェックビット は周知のプログラム手続きを用いてプログラムされる。 【0049】図9は、図6で使用されたスイッチ制御信 号間のタイミングを示す図面である。本発明によるデー タエラーを訂正する動作を図面を参照して、以下詳細に 説明する。説明の便宜上、ただ一つの入/出力回路22 Oに対応するエラー訂正回路200_bottom, 2 00_topに関連するエラー訂正動作のみを以下説明 するが、他の入/出力回路に関連する動作も同一であ

【0050】第1サイクル中、256個の奇数番データ ビット及び9個の奇数番チェックビットが第1感知増幅 回路140_bottomにラッチされ、256個の偶 数番データビット及び9個の偶数番チェックビットが第 2感知増幅回路140_topにラッチされる。以後、 制御信号CTNB_1_1, CTNT_1_1が同時に パルスされることにより、第1感知増幅回路140_b ottomにラッチされた奇数番データビットと第2感 知増幅回路140_topにラッチされた偶数番データ ビットとが対応するエラー訂正回路200_botto m, 200_topのシンドローム発生器201へ同時 に印加される。他の奇数番及び偶数番データ及びチェッ クビットは前述したと同一の方法によりスイッチ回路 1 61_1, 162_1を介して対応するシンドローム発 生器201へ同時に転送される。前述した過程による と、奇数番データビットに対応する第1カラムの9個の シンドロームビットはエラー訂正回路200_bott omのシンドローム発生器201で生成され、偶数番デ ータビットに対応する第2カラムの9個のシンドローム ビットはエラー訂正回路200_topのシンドローム 発生器201で生成される。第1サイクル中、全ての制 御信号CTNB_2_j, CTNT_2_jが図8に示 されたようにロー状態に保たれるので、スイッチ回路1 61_2, 162_2は動作しない。

【0051】第1列のシンドロームビットは第2サイク ル中奇数番データビット内のエラー存在位置を検出する ためのアドレス情報として使用され、第2列のシンドロ ームビットは第2サイクル中偶数番データビット内のエ ラー存在位置を検出するためのアドレス情報として使用 される。

【0052】第1サイクルで要求される時間は265個 のクロックサイクルに対応し、従来のフラッシュメモリ 装置の場合は530個のクロックサイクルに対応するこ とが分かる。第1サイクル中、本発明によるオンチップ ECCを備えたフラッシュメモリ装置のアクセス時間は 従来のフラッシュメモリ装置によるアクセス時間の半分 に短縮できる。

【0053】第2サイクル中、奇数番データビットのエ ラーと偶数番データビットのエラーとが第1及び第2列

24

のシンドロームビットを用いて各々訂正される。詳しくは、制御信号CTNB_2_1がロジックローレベルからロジックハイレベルへ遷移する時、奇数番データビットはスイッチ回路161_2を介して回路200_bottomのエラー訂正器203へ印加される。同時に、エラーの有無を示す信号がエラー検出器202は第1列のシンドロームビットをデコーディングしてエラーの有無を示す信号を出力する。エラー訂正器203に現在印加された奇数番データビットはエラー検出器202から出力される信号のロジック状態によりエラー訂正がされた後、又はエラー訂正なしで対応する入/出力回路220へ出力される。

【0054】その後、図8に示すように、制御信号CTNB_2_1がロジックハイレベルからロジックローレベルへ遷移して制御信号CTNT_2_1がロジックローレベルへ遷移する時、偶数番データビットがスイッチ回路162_2を介して回路200_topのエラー訂正器203に印加される。同時に、エラーの有無を示す信号がエラー検出器202はシンドローム発生器201から出力される第2列のシンドロームビットをデコーディングしてエラーの有無を示す信号を出力する。エラー訂正器203に現在印加された偶数番データビットはエラー検出器202から出力される信号のロジック状態によりエラー訂正がされた後、又はエラー訂正なしで対応する入/出力回路220へ出力される。

【0055】第1列のシンドロームは、次の奇数番データビットがエラービットであるか否かの可否を示す信号を発生するために、対応するシンドローム発生器201から右側へシフトされる。同様に、第2列のシンドロームビットは次の偶数番データビットがエラービットであるかの可否を示す信号を発生するために対応するシンドローム発生器201から右側へシフトされる。

【0056】以後、前述したエラー訂正動作は他の奇数番及び偶数番データビットに関して反復的に実行される。詳細説明は省略する。本発明によるエラー訂正スキムに関連して、奇数番データビット内の1ービットエラーがエラー訂正回路140_bottomを通じて訂正され、同時に偶数番データビット内の1ービットエラーがエラー訂正回路200_topを通じて訂正される。従って、各入出力メモリブロックから読み出された512個のデータビット中の2個のエラーデータビットが訂正される。

【0057】図10は、本発明による半導体メモリ装置の第2実施形態である。図10で、図4の構成要素と同一な構成要素は同一な又は類似した参照番号で表記される。図10に示された第2の実施形態は、感知増幅回路140、列パスゲート回路160そして列デコーダ回路

180が下側に配列されるという点で図4の第1の実施 形態とは異なる。第1の実施形態のように、2個のエラ 一訂正回路200odd, 200_evenが一つの入 出力回路220に対応するように配置され、列パスゲー ト回路160に各々結合される。前述した構造による と、感知増幅回路140の奇数番感知増幅器(図示せ ず)に各々ラッチされた奇数番データビットはカラムパ スゲート回路160を介してエラー訂正回路200_ o d d へ順次転送され、偶数番感知増幅器に各々ラッチさ れた偶数番データビットは列パスゲート回路160を介 してエラー訂正回路200 __e venへ順次転送され る。各エラー訂正回路200_odd, 200_eve nは第1の実施形態と同一に構成され、第1の実施形態 と同一の機能を実行する。従って、その詳細説明は省略 する。第2の実施形態は図4の第1の実施形態と同一の 効果を有する。

【0058】図11は、本発明による半導体メモリ装置の第3の実施形態である。図11で、図4の構成要素と同一の構成要素には同一の参照番号が付されている。半導体メモリ装置、例えば、フラッシュメモリ装置はメモリセルアレイ100、行デコーダ回路120、第1及び第2感知増幅回路140_bottom,140_top、第1及び第2列パスゲート回路160_bottom,160top、および第1及び第2列デコーダ回路180_bottom,180_topから構成され、各々の構成要素は第1の実施形態と同一の機能を実行する。従って、重複を避けるためにその詳細説明は省略する。

【0059】図11のフラッシュメモリ装置は入/出力 回路220に各々対応する8個のエラー訂正回路300 を含む。本発明による各エラー訂正回路300の望まし い実施の形態が図12に示されている。図12では、図 示の便宜上、第1列パスゲート回路160 botto mは対応する制御信号 CTNB ___ i (i=1-26 5) CTNB_2_1 (j = 1-256) によりスイッ チ動作を実行するスイッチ回路 161 1, 161 2 として記号化されている。同様に、第2列パスゲート回 路 1 6 0 __ t o p は対応する制御信号 C T N T __ 1 __ i, CTNT_2_iによりスイッチ動作を実行するス イッチ回路 1 6 2 __ 1 , 1 6 2 __ 2 として記号化されて いる。ここで、記号1, _2は第1サイクルと第2サイ クルとを各々示す。制御信号CTNB_1i, CTNB __2__j, CTNT__1__i, CTNT__2__jは図9 に示したと同一の方法で変化する。

【0060】図12に示したように、エラー訂正回路300は2個のシンドローム発生器301_B,301_T,エラー検出器302そしてエラー訂正器303を含む。シンドローム発生器301_Bは第1サイクル中、スイッチ回路161_1を介して256個の奇数番データビットと9個の奇数番チェックビットとを順次受け入

れ、奇数番データビットのエラー位置を示すアドレスと して使用される第1列のシンドロームビットを発生す る。そして、シンドローム発生器301_Tは第1サイ クル中、スイッチ回路162_1を介して256個の偶 数番データビットと9個の偶数番チェックビットとを順 次受け入れ、偶数番データビットのエラー位置を示すア ドレスとして使用される第2列のシンドロームビットを 発生する。

【0061】エラー検出器302はシンドローム発生器 301_B, 301_Tに共通に結合され、シンドロー 10 ム発生器301_B, 301_Tから出力される第1列 及び第2列のシンドロームビットを交互に受け入れる。 その後、エラー検出器302は奇数番データビット内の エラーを検出するため、そのように入力された第1列の シンドロームビットと偶数番データビット内のエラーを 検出するためそのように入力された第2列のシンドロー ムビットとを交互にデコーディングする。デコーディン グ結果に基づき、エラー検出器302は奇数番データビ ット内のエラー有無を示す第1信号と偶数番データビッ ト内のエラー有無を示す第2信号とを交互に出力する。 【0062】第2サイクル中、エラー訂正器303はス イッチ回路161_2を介して第1感知増幅回路140 **bottomから出力される256個のデータビット** と、スイッチ回路162_2を介して第2感知増幅回路 140_topから出力される256個のデータピット とを交互に受け入れ、エラー検出器302から出力され る第1信号に応答して奇数番データビット中の一つのエ ラーとエラー検出器302から出力される第2信号に応 答して偶数番データビット中の一つのエラーとを各々訂

【0063】本発明の第3の実施形態によるデータビッ トエラーを訂正する動作を図8、図11および図12を 参照して以下詳細に説明する。説明の便宜上、ただ一つ の入/出力メモリブロック IOMB 1 に対応するエラー 訂正回路300に関連するエラー訂正動作のみを以下説 明するが、他の入/出力メモリブロックIOMB2-I OMB8に対応するエラー訂正回路に関連する動作もや はり同一に実行されることは自明である。

【0064】第1サイクル中、256個の奇数番データ ビットと9個の奇数番チェックビットとが第1感知増幅 回路140_bottomにラッチされ、256個の偶 数番データビットと9個の偶数番チェックビットとが第 2感知増幅回路140_topにラッチされる。以後、 制御信号 CTNB_1_1, CTNT_1_1が同時に パルスされることにより、第1感知増幅回路140_b ottomの奇数番データビットと第2感知増幅回路1 40_topの偶数番データビットとがシンドローム発 生器301_B, 301_Tに同時に印加される。他の 奇数番及び偶数番データ及びチェックビットは前述した と同一の方法でスイッチ回路 1 6 1 _ 1, 1 6 2 _ 1 を 50

介して対応するシンドローム発生器301_B,301 Tに印加される。前述した過程によると、奇数番デー タビットに対応する第1列シンドロームビットがシンド ローム発生器301_Bで生成され、偶数番データビッ トに対応する第2列のシンドロームビットがシンドロー ム発生器301_Tで生成される。第1サイクル中、ス イッチ回路 1 6 1 __ 2 , 1 6 2 __ 2 は全ての制御信号 C TNB_2_j, CTNT_2_jが図8に示すように ロー状態に保たれるので動作しない。

【0065】第2サイクル中、制御信号CTNB_2__ 1がロジックローレベルからロジックハイレベルへ遷移 する時、奇数番データビットがスイッチ回路161_2 を介して第1感知増幅回路140_bottomからエ ラー訂正器303へ印加される。同時に奇数番データビ ットがエラービットであるか否かの可否を示す第1信号 がエラー検出器302からエラー訂正器303へ印加さ れる。エラー訂正器303に現在印加された奇数番デー タビットは、エラー検出器302から出力される第1信 号のロジック状態によりエラー訂正された後、又はエラ 一訂正なしで対応する入/出力回路220へ出力され న్య

【0066】その後、図8に示されたように、制御信号 CTNB 2 1がロジックハイレベルからロジックロ ーレベルへ遷移し、制御信号CTNT_2_1がロジッ クローレベルからロジックハイレベルへ遷移する時、偶 数番データビットスイッチ回路162_2を介してエラ 一訂正器303に印加される。同時に、偶数番データビ ットがエラービットであるか否かの可否を示す第2信号 がエラー検出器302からエラー訂正器303へ印加さ れる。エラー訂正器303に現在印加された偶数番デー タビットはエラー検出器302から出力される第2信号 のロジック状態によりエラー訂正された後、又はエラー 訂正なしで対応する入/出力回路220へ出力される。 【0067】第1列のシンドロームビットは次の奇数番

データビットがエラービットであるか否かの可否を示す 信号を発生するために、対応するシンドローム発生器3 01 Bから右側へシフトされる。同様に、第2列のシン ドロームビットは次の偶数番データビットがエラービッ トであるか否かの可否を示す信号を発生するために、対 応するシンドローム発生器301_Tから右側へシフト される。以後、前述したエラー訂正動作は他の奇数番及 び偶数番データビットに関しても反復的に実行される。 したがって、その説明は省略する。

【0068】本発明の第3の実施形態によると、第1サ イクルで要求される時間が265個のクロックサイクル に対応し、従来のフラッシュメモリ装置の場合の530 個のクロックサイクルに対応する。第1サイクル中、オ ンチップECCを備えたフラッシュメモリ装置のアクセ ス時間は従来のフラッシュメモリ装置によるアクセス時 間と比較し半分に短縮できる。さらに、奇数番データビ

ット内の1ービットエラーがエラー訂正回路140_b ottomを介して訂正され、同時に偶数番データビット内の1ービットエラーがエラー訂正回路200_topを介して訂正される。従って、各入/出力メモリブロックから読出された512個のデータビット中の2個のエラーデータビットが訂正される。

【0069】図13は、本発明による半導体メモリ装置 の第4の実施形態である。図13で、図11の構成要素 と同一の構成要素には同一又は類似の参照番号を付して 表記する。図13に示された第4の実施形態は感知増幅 10 回路140、列パスゲート回路160そして列デコーダ 回路180がメモリセルアレイ100の下側に配置され るという点で図11の第3の実施形態と異なる。第3の 実施形態のように、一つのエラー訂正回路300が一つ の入/出力回路220に対応するように配置され、列パ スゲート回路160に結合される。図13に示すエラー 訂正回路13の望ましい実施形態を示す図14に示すよ うに、エラー訂正回路300は図12の第3の実施形態 と同一の構成を有し、又同一の機能を実行する。従っ て、第4の実施形態の説明は省略する。結果的に、第4 の実施形態は図11の第3の実施形態と同一の効果を有 する。

[0070]

【発明の効果】前述したように、本発明の望ましい実施 形態によると、第1サイクルで要求される時間が、53 0個のクロックサイクルに替わり265個のクロックサ イクルに対応する時間まで短縮されるので、オンチップ ECCを備えたフラッシュメモリ装置のアクセス時間が 従来のフラッシュメモリ装置と比較して半分に短縮でき る。各入/出力メモリブロックから読出された512個 30 のデータビット中の少なくとも2個のエラーデータビッ トが訂正されるので、エラー訂正効率が向上できる。

【図面の簡単な説明】

【図1】オンチップエラー訂正回路を備えた従来の半導体メモリ装置のブロック図。

【図2】図1に示す従来のエラー訂正回路のブロック図。

【図3】図2に示すエラー訂正回路のタイミング図。

【図4】本発明による半導体メモリ装置の望ましい実施*

*の形態。

【図5】読出し及び書込み動作モードによるデータ入力 及び出力関係を説明するためのブロック図。

【図6】一つの入/出力回路に関連する2個のエラー訂正回路、第1及び第2感知増幅回路、および第1及び第2列パスゲート回路を示すブロック図。

【図7】本発明による図4のエラー訂正回路の望ましい 実施の形態。

【図8】図7で使用された制御信号間のタイミングを示す図。

【図9】図6で使用された制御信号間のタイミングを示す図。

【図10】本発明による半導体メモリ装置の第2の実施 形態。

【図11】本発明による半導体メモリ装置の第3の実施 形態。

【図12】図11に示すエラー訂正回路の望ましい実施 形態。

【図13】本発明による半導体メモリ装置の第4の実施 形態。

【図14】図13に示すエラー訂正回路の望ましい実施 形態。

【符号の説明】

10,100 メモリセルアレイ

12 行デコーダ回路

14、140 感知增幅回路

16, 160 列バスゲート回路

1-8, 1-8 0 列デコーダ回路

20、200 エラー訂正回路

22, 201, 301 シンドローム発生器

24, 202, 302 エラー検出器

26, 28 スイッチ回路

30,203,303 エラー訂正器

204, 205, 206 NANDゲート

207 PMOSトランジスタ


208 NMOSトランジスタ

209、210 排他的ORゲート回路


220 入/出力回路


13,300 エラー訂正回路


[図2]





[図3]















2nd cycle

CNTB_2_256 CNTT_2_256


1st cycle

【図9】




[図10] 82 入/出力回路。 スノ出七回路 ~200_even • ~ 200_odd • 7200_odd 200_even エラー打正回路 エラー 訂正回路 エラー打正回路 エラー打正回路) 18 FP31.18 쥥 魯 岛 SOMB8 PBL1 BL3584-814096-৽ৼ 列パスゲート回路 列デコーダ回路 惑知增幅回路 PBL 17 ુક 0.0 190 PBL1 BL512~ H -¥ 8 # 7 --新正回路 エラー。 エラー 打正回路 エラー 訂正回路 料回ね…こまむ RA TO ₹ 9 200_even < 200_odd-/ 200_odd~ 87 入/出七回路 入ノ出力回路


【図11】



[212]



[図13]



【図14】

